1.VHDL语言用于描述硬件，必须体会其“并发执行”的特性以及其他硬件相关特性
2.注意VHDL语言的可综合性与可仿真特性
初学者一般是以设计可综合的VHDL程序为目的，注意VHDL的可综合性和可仿真性
3.注意基本模块的VHDL设计方法
对于基本模块的VHDL设计多加练习实践能快速提升初学者的VHDL程序设计水平
4语法学习“贵精不贵多，靠练不靠背”
大体了解VHDL都有哪些语句，在实际编程中常用哪些语句，可以现查现用，多用几次自然就会记住
转载请注明原文地址: https://ju.6miu.com/read-968895.html
