第二章 VHDL语言程序结构

例程2-1  VHDL程序结构---与门的VHDL实现

                LIBRARY IEEE;        USE IEEE.std_logic_1164.all        ENTITY AndGate IS        PORT(a,b:IN  std_logic;            c:OUT std_logic);        END AndGate;            ARCHITECTURE behave OF AndGate IS      BEGIN      c<=a AND b;      END behave;

             VHDL的程序结构